	DISEÑO DIGITAL CON TÉCNICAS DE ALTO NIVEL **PRINCIPIO DE DISEÑO VLSI**	

Temas:

- Repaso de Riesgos temporales: estáticos y dinámicos
- Repaso de tiempos asociados a los elementos secuenciales: T_{Clock}, T_{hold} y T_{setup}.
- Tiempos asociados a los sistemas secuenciales. Frecuencia de operación.
- Medidas de calidad temporales: Slack y Skew.
- Mitigación de errores temporales.

GUÍA N°3

RIESGOS Y TEMPORIZACIÓN

1) Sobre un circuito combinacional, se realizan mediciones de su salida. Los resultados se presentan en la pantalla del osciloscopio:



- Indique el tipo de riesgo temporal que se presenta. ¿A qué se debe este riesgo?
- Proponga un circuito combinacional de tres entradas que presente este tipo de riesgo.
- Indique ante qué cambio de variable se produce el riesgo de tiempo.
- Realice un diagrama temporal representando las situaciones intermedias.
- Modifique dicho circuito para evitar el riesgo.

2) Un estudiante de ingeniería estaba probando la salida de un circuito de 3 entradas, cuando se encuentra con una sorpresa….
Según su tabla de verdad la salida debería, para una entrada determinada, haber cambiado de nivel ALTO a BAJO. El problema es que la pantalla de osciloscopio muestra lo siguiente:



El circuito bajo estudio es:



a) ¿Qué fenómeno cree que ocurrió? ¿A qué se debe?
b) Proponga un circuito para el BLOQUE 1 , de forma tal que se produzca el fenómeno visto en la pantalla. Especifique claramente la condición de las entradas para la cual ocurre el fenómeno.
c) Realice un diagrama temporal completo en el que se presente este fenómeno. Es decir, las entradas y etapas intermedias del circuito que propuso.
d) Modifique el circuito propuesto para que el fenómeno no ocurra y explique la solución.

3) Calcule la frecuencia máxima de operación para el siguiente sistema secuencial:



Symbol	Parameter	Min.	Max.	Units
f_{MAX}	Maximum Clock Frequency	150		MHz
t_{PHL}, t_{PLH}	Propagation Delay, CP_n to Q_n or $\overline{Q}_n$	1.5	8.0	ns
t_{PHL}, t_{PLH}	Propagation Delay, $\overline{C}_{Dn}$ or $\overline{S}_{Dn}$ to Q_n or $\overline{Q}_n$	1.5	8.0	ns
t_S	Setup Time	2.5		ns
t_H	Hold Time	1.5		ns
t_W	Pulse Width CP	3.3		ns
t_W	Pulse Width and $\overline{C}_D$, $\overline{S}_D$	3.6		ns

4) Calcule el SLACK de Setup y el SLACK de Hold del siguiente sistema secuencial:



Datos: $T_{d1}<T_{d2}$

Deje expresado en su forma parámetrica, no realice cálculos.

5) ¿Cómo debería ser el valor de retardo combinacional T_{lc} para que el Slack de setup y de hold tome un valor adecuado?

Datos: T_{clk}= 15ns , $T_{pdFFmin}$= 3ns, $T_{pdFFmax}$= 8ns , T_{setup}= 2.5ns , T_{hold}=1.5ns



6) Para el caso de la figura anterior ¿Cómo debería ser el valor de retardo combinacional Tlc para que el Slack de setup sea óptimo? ¿Qué sucede con este valor para el Slack de Hold?
Datos: Tclk= 15ns, $T_{pdFFmin}$= 3ns, $T_{pdFFmax}$= 8ns , T_{setup}= 2.5ns , T_{hold}=8ns

7) Calcule el Slack de Setup y el Slack de Hold, en el siguiente sistema:
El retardo desde que arriba el clock hasta que la salida se ve reflejada para todos los FF es 11ns.



8) Calcule el Skew en los siguientes esquemas.